Huawei verwacht over vijf jaar chips te kunnen maken van slechts 1,4 nanometer, zonder dat daarvoor de meest geavanceerde machines van ASML nodig zijn.
Daarmee zou de achterstand op het Taiwanese TSMC, dat verwacht in 2028 dit soort chips op grote schaal te kunnen vervaardigen, nog slechts een jaar of drie bedragen. TSMC zal hiervoor de laatste generatie machines van ASML gebruiken die voor Huawei vanwege de Westerse sancties taboe zijn.
De Chinese techgigant borduurt voort op een manier van chipontwerp die afwijkt van wat andere fabrikanten zoals TSMC doen. Voor deze technologie zouden geen ASML-machines nodig zijn waardoor China zijn eigen weg kan gaan. Hoewel Huawei nog geen onafhankelijke data kan overleggen over de prestaties die met deze techniek momenteel haalbaar zijn, is het concern ervan overtuigd dat het op de goede weg zit.
Schaalwet
Tijdens het IEEE International Symposium on Circuits and Systems (ISCAS) lichtte Huawei het tipje van de sluier op. He Tingbo, hoofd van de chiptak van Huawei, presenteerde op Pinkstermaandag in Shanghai de Tau (τ) schaalwet, een nieuw principe voor de toekomstige ontwikkeling van de halfgeleiderindustrie. Haar speech droeg de titel ‘Een nieuw pad voor halfgeleiders in de praktijk’. De nadruk ligt op geavanceerde methoden van ‘packaging’ in plaats van op verdere miniaturisering van transistors. Een slimme architectuur, kortere bewegingen van data en nauwere integratie moeten Huawei op chipgebied langszij brengen met TSMC.
De Tau-wet stelt voor om geometrische schaling te vervangen door tijdschaling (τ) als nieuw leidend principe voor de evolutie van zowel halfgeleiders als elektronische systemen. Op basis van dit principe kunnen innovatieve technologieën zoals LogicFolding worden gebruikt om de signaalvertraging continu te comprimeren en de transistor-dichtheid gestaag te verbeteren, wat de voortdurende evolutie van halfgeleiders en elektronische systemen zal stimuleren.
Wet van Moore
De afgelopen jaren heeft de Wet van Moore – die de halfgeleiderindustrie al meer dan vijf decennia leidt – te maken gekregen met ernstige fysieke beperkingen en afnemende economische rendementen. De wereldwijde industrie wordt steeds meer beperkt door de vertraging in de geometrische schaalvergroting van transistors en de afname van de kosten per transistor.
Volgens He Tingbo moet de industrie nu de uitdaging aangaan om de fysieke beperkingen van traditionele processen te overwinnen en een nieuw, duurzaam evolutiepad te vinden dat kan voldoen aan de snelgroeiende vraag naar rekenkracht. Dit is waar de τ-schaalwet in beeld komt.
Innovatieve basistechnieken
Gebaseerd op deze wet heeft Huawei innovatieve basistechnieken ontwikkeld, zoals LogicFolding, en een co-optimalisatiemechanisme op meerdere niveaus opgezet dat zich uitstrekt over halfgeleidercomponenten, circuits, chips en systemen. Dit mechanisme is erop gericht de tijdconstante τ systematisch te verkorten om de prestaties, energie-efficiëntie en transistordichtheid op elk niveau te verhogen.
Niveaus
+ Op componentniveau gaat het om optimalisatie van de weerstand en parasitaire effecten. Gesleuteld wordt aan de capaciteit van transistors en interconnecties om de tijdconstante τ op apparaatniveau in de onderliggende fysieke laag te minimaliseren.
+ Op circuitniveau wordt de LogicFolding-architectuur toegepast. Dit om de fysieke grenzen van traditionele circuitlay-outs te doorbreken, de kritieke-padbekabeling aanzienlijk te verkorten, de resistieve en capacitieve belasting van signaalpropagatie effectief te verminderen en uiteindelijk de transistordichtheid en circuitprestaties te verhogen.
+ Op systeemniveau worden de interconnectieprotocollen geherdefinieerd voor computersystemen met UnifiedBus. Dit om uniforme geheugenadressering en native geheugensemantiek voor SuperPoDs te bereiken.
Kirin-chips
Huawei stelt al 381 soorten chips op basis van de τ-schaalwet te hebben ontworpen en in massaproductie te hebben genomen. De Kirin-chips, die naar verwachting komend najaar op de markt komen, zullen de allereerste zijn die de LogicFolding-architectuur toepassen. De fabrikant verwacht dat dit de prestaties van de chips aanzienlijk zal verbeteren.
Deze architectuur zal omstreeks 2030 ook zijn toepassing vinden in de Ascend-chips die de Chinese ai-modellen moeten aandrijven. Tegen 2031 zullen de high-end chips die Huawei ontwerpt op basis van de τ-schaalwet naar verwachting een transistordichtheid hebben die gelijkwaardig is aan die van 14 Å (1,4 nm) processen.
He Tingbo riep wetenschappers, ingenieurs en industriële partners op tot nauwe samenwerking bij de τ Scaling Law.
